Wintersemester 2017/18

<< SS2017   
Archiv
Lehrveranstaltung und -termine, Stand: 17.12.17 09:15
Arithmetic Circuits in Pass-Transistor Logic - Eberhard Zehendner, David Neuhäuser
2 Termine

Pass Transistor Logic (PTL) ist eine zunehmend interessanter werdende Alternative zu statischem CMOS-Entwurf. Im Seminar liegt der Fokus auf dem Einsatz von PTL für Schaltkreise, die arithmetische Grundfunktionen realisieren.

Themengebiete:

1. PTL - Einführung

2. PTL - Synthese

3. PTL - Anwendung: Addierer

4. PTL - Anwendung: Multiplizierer

5. PTL - Anwendung: ALU (MUX-based)

6. PTL - Anwendung: Self-checking XOR

Hinweise:

Die Einstiegsliteratur zu den Themengebieten finden Sie in der xlsx-Tabelle in den Unterlagen. Die Artikel können aus dem Netz der FSU von

http://ieeexplore.ieee.org/Xplore/guesthome.jsp?reload=true

kostenlos (und nur zum persönlichen Gebrauch) heruntergeladen werden.

Die Themen werden in der Einführungsveranstaltung am 16. Oktober 2012 vorgestellt und vergeben. Nachmeldungen zum Seminar bitte direkt an david.neuhaeuser@uni-jena.de senden.


Die Teilnahme am Seminar beinhaltet neben dem aktiven Besuch der Veranstaltungen einen eigenen Vortrag sowie eine schriftliche Ausarbeitung von ca. 10 Seiten, die bis zum 22. März 2013 einzureichen ist. Unter dem Punkt "Unterlagen" ist ein Formular für die Selbstständigkeitserklärung sowie eine Datei "Allgemeine Hinweise zu Seminaren.pdf" bereitgestellt, deren Inhalt zu beachten ist.

Vorträge oder Ausarbeitungen, die im Wesentlichen nur das bereitgestellte Material wörtlich wiedergeben, werden nicht akzeptiert.

Von den Vortragenden zur Veröffentlichung freigegebene Vortragsfolien und Ausarbeitungen werden später dauerhaft in Internet zugänglich gemacht.

Das Seminar richtet sich vorrangig an Studierende im Master- bzw. Diplomstudium Informatik.

Seminare
Seminar zu Arithmetic Circuits in Pass-Transistor Logic   (Arithmetic Circuits in Pass-Transistor Logic)
Raum: Di 10 - 12, SR 119 AB 4 Eberhard Zehendner, David Neuhäuser
Einschreibung von 01.10.12 06:00 bis 30.03.13 23:00 | derzeit 1 von max. 25 (davon 10 Warteplätze!) |   
Seminar zu Arithmetic Circuits in Pass-Transistor Logic   (Arithmetic Circuits in Pass-Transistor Logic)
Raum: Di 14 - 16, SR 114 AB 4 Eberhard Zehendner, David Neuhäuser
Einschreibung von 01.10.12 07:00 bis 30.03.13 23:00 | derzeit 0 von max. 25 (davon 10 Warteplätze!) |