Wintersemester 2018/2019

<< SS2018    SS2019 >>
Archiv
Lehrveranstaltung und -termine, Stand: 16.10.18 18:30
1 Termine

Pass Transistor Logic (PTL) ist eine zunehmend interessanter werdende Alternative zu statischem CMOS-Entwurf. Im Seminar liegt der Fokus auf dem Einsatz von PTL für Schaltkreise, die arithmetische Grundfunktionen realisieren.

Themengebiete:

1. PTL - Einführung
- "Novel ultra low-voltage and high-speed CMOS pass transistor logic"

2. PTL - Synthese
- "A Novel Technology Mapping Technique for BDD-Based Circuits Using LEAP Cells"
- "BDD decomposition for delay oriented pass transistor logic synthesis"
- "Efficient Pass-Transistor-Logic Synthesis for Sequential Circuits"

3. PTL - Anwendung: Addierer
- "An evaluation of CMOS adders in deep submicron processes"

4. PTL - Anwendung: Multiplizierer
- "Energy-delay efficient asynchronous-logic 16 x 16-bit pipelined multiplier based on Sense Amplifier-Based Pass Transistor Logic"

5. PTL - Anwendung: ALU (MUX-based)
-"Design of low power ALU using 8T FA and PTL based MUX circuits"

Die Themen werden in der Einführungsveranstaltung am 15. Oktober 2013 vorgestellt und vergeben. Das Seminar kann als Blockveranstaltung gehalten werden. Nachmeldungen zum Seminar bitte direkt an david.neuhaeuser@uni-jena.de senden.


Die Teilnahme am Seminar beinhaltet neben dem aktiven Besuch der Veranstaltungen einen eigenen Vortrag sowie eine schriftliche Ausarbeitung von ca. 10 Seiten, die bis zum 21. März 2014 einzureichen ist. Unter dem Punkt "Unterlagen" ist ein Formular für die Selbstständigkeitserklärung sowie eine Datei "Allgemeine Hinweise zu Seminaren.pdf" bereitgestellt, deren Inhalt zu beachten ist.

Vorträge oder Ausarbeitungen, die im Wesentlichen nur das bereitgestellte Material wörtlich wiedergeben, werden nicht akzeptiert.

Von den Vortragenden zur Veröffentlichung freigegebene Vortragsfolien und Ausarbeitungen werden später dauerhaft in Internet zugänglich gemacht.

Das Seminar richtet sich vorrangig an Studierende im Master- bzw. Diplomstudium Informatik.

Seminare
Seminar zu Rechnerarithmetik - Pass Transistor Logic in Arithmetic Circuits   (Rechnerarithmetik)
Raum: Dienstag 14:15 - 15:45, SR Zwätzengasse 4 Eberhard Zehendner, David Neuhäuser
Einschreibung von 25.09.13 09:00 bis 31.03.14 00:00 | derzeit 0 von max. 25  |   

Die Themen werden in der Einführungsveranstaltung am 15. Oktober 2013 vorgestellt und vergeben. Das Seminar kann wird als Blockveranstaltung gehalten. Nachmeldungen zum Seminar bitte direkt an david.neuhaeuser@uni-jena.de senden.